2024知到答案 EDA技术 最新智慧树满分章节测试答案

第一章 单元测试

1、单选题：
EDA的中文含义是（ ）
选项：
A:电子设计自动化
B:计算机辅助设计
C:计算机辅助工程设计
答案: 【电子设计自动化】

2、判断题：
狭义的EDA技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。
选项：
A:对
B:错
答案: 【对】

3、多选题：
EDA技术基础主要包括的内容有（ ）
选项：
A:硬件描述语言
B:开发软件工具
C:实验开发系统
D:大规模可编程逻辑器件
答案: 【硬件描述语言;
开发软件工具;
实验开发系统;
大规模可编程逻辑器件】

4、多选题：
IEEE的工业标准硬件描述语言包括（ ）
选项：
A:Verilog
B:ABEL
C:VHDL
答案: 【Verilog;
VHDL】

5、多选题：
Quartus Ⅱ是Altera公司推出的EDA软件工具，该软件在实际应用开发方面的用途有（ ）
选项：
A:进行FPGA/CPLD的开发
B:与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发
C:与SOPC Builder结合，进行SOPC系统开发
答案: 【进行FPGA/CPLD的开发;
与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发;
与SOPC Builder结合，进行SOPC系统开发】

6、单选题：
将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（ ）
选项：
A:逻辑适配
B:逻辑编译
C:编程下载
D:逻辑综合
答案: 【逻辑综合】

7、单选题：
在ASIC设计中，常利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现，这一过程称为（ ）
选项：
A:硬件测试
B:编程下载
C:硬件仿真
答案: 【硬件仿真】

8、判断题：
用Altera公司的Quartus II开发的、基于Nios Ⅱ CPU内核的SOPC的设计，包括硬件的设计开发和软件的设计开发两个方面。
选项：
A:错
B:对
答案: 【对】

9、判断题：
将IC的有关设计文件交给专业的芯片生产厂家，通过一系列工艺步骤制造芯片过程，称之为流片。
选项：
A:对
B:错
答案: 【对】

10、判断题：
基于EDA技术的系统设计与实现相关研究，主要是与课题设计与开发有关的数字信号处理、 数字图像处理、 工业智能控制、 网络通信控制、 数字家电控制等基础理论、实现算法和系统仿真等研究，重点是实现算法的设计、选择和仿真。
选项：
A:对
B:错
答案: 【对】

11、多选题：
开展EDA技术研究性教学，除了可提高学生的学习兴趣，改变学生的学习方法，转变学生的学习风气；提高学生获取知识的能力，提高学生分析问题的能力，培养良好的科研素养外，还可达到如下主要效果（ ）
选项：
A:可全面提高学生的综合应用能力、实践动手能力、创新创业能力和就业核心竞争力。
B:可熟练地掌握基于EDA技术的系统设计开发课题相关的基础理论、基本方法、基本技巧。
C:可熟练地掌握EDA技术的基础理论、基本方法、基本技巧、调试方法和调试技巧。
答案: 【可全面提高学生的综合应用能力、实践动手能力、创新创业能力和就业核心竞争力。;
可熟练地掌握基于EDA技术的系统设计开发课题相关的基础理论、基本方法、基本技巧。;
可熟练地掌握EDA技术的基础理论、基本方法、基本技巧、调试方法和调试技巧。】

第二章 单元测试

1、单选题：
在元件例化时，下列语句中能正确表示将某元件的端口A端口与系统中其他模块的端口S关联起来的是（ ）
选项：
A:S=>A
B:S=A
C:A=S
D:A=>S
答案: 【A=>S】

2、单选题：
已知标号为U1的元件MYNAND2的输入端口为A和B，输出端口为Y，现要用MYNAND2例化产生一个新的系统（A1、B1为输入端口、Y1为输出端口），要求MYNAND2的A与系统的A1关联，B与系统的B1关联，Y与系统的Y1关联，下列端口映射语句语法正确的是（ ）
选项：
A:U1: MYNAND2 PORT MAP(A=A1,B=B1,Y=Y1)
B:U1: MYNAND2 PORT MAP(A=>A1,B=>B1,Y=>Y1)
C:U1: MYNAND2 MAP(A=>A1,B=>B1,Y=>Y1)
D:U1: MYNAND2 PORT (A=>A1,B=>B1,Y=>Y1)
答案: 【U1: MYNAND2 PORT MAP(A=>A1,B=>B1,Y=>Y1)】

3、判断题：
STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包的区别是，STD_LOGIC_SIGNED中定义的运算符考虑到了符号，是有符号数的运算，而STD_LOGIC_UNSIGNED则正好相反。
选项：
A:对
B:错
答案: 【对】

4、判断题：
STANDARD程序包中定义了许多基本的数据类型、子类型和函数，该程序包可以不用USE语句另作声明。
选项：
A:错
B:对
答案: 【对】

5、判断题：
TEXTIO程序包定义了支持文本文件操作的许多类型和子程序。该程序包可以不用USE语句另做声明。
选项：
A:对
B:错
答案: 【错】

6、多选题：
程序包（ ）重载了可用于INTEGER型及STD_LOGIC和STD_ LOGIC_VECTOR型混合运算的运算符，并定义了一个由STD_LOGIC_VECTOR型到INTEGER型的转换函数。
选项：
A:STD_LOGIC_1164
B:STD_LOGIC_SIGNED
C:STD_LOGIC_UNSIGNED
D:STD_LOGIC_ARITH
答案: 【STD_LOGIC_SIGNED;
STD_LOGIC_UNSIGNED】

7、单选题：
在实际的数字集成电路中，（ ）端口模式相当于双向引脚，它由一个普通输出端口(OUT)加入三态输出缓冲器和输入缓冲器构成的。
选项：
A:OUT
B:BUFFER
C:IN
D:INOUT
答案: 【INOUT】

8、单选题：
每个实体可以有多个结构体，每个结构体对应着实体不同结构和算法实现方案。对于具有多个结构体的实体，必须用（ ）配置语句指明用于综合的结构体和用于仿真的结构体。
选项：
A:ARCHITECTURE
B:ENTITY
C:CONFIGURATION
D:CONSTANT
答案: 【CONFIGURATION】

9、判断题：
类属参量常用来动态规定一个实体端口的大小，或设计实体的物理特性，或结构体中的总线宽度，或设计实体中、底层中同种元件的例化数量等。
选项：
A:对
B:错
答案: 【对】

10、单选题：
CLK'EVENT AND CLK='1'表示CLK的 ( )
选项：
A:下降沿
B:上升沿
C:低电平
D:高电平
答案: 【上升沿】

11、单选题：
若某端口定义为“CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);”，则CQ的数据类型为（ ）
选项：
A:1位的标准逻辑位矢量
B:常量
C:信号
D:4位的标准逻辑位矢量
答案: 【4位的标准逻辑位矢量】

12、判断题：
对于共阴极接法的七段数码显示管，如果显示码为0000110，那么在数码管上会显示数字1。
选项：
A:对
B:错
答案: 【对】

13、判断题：
对于共阳极接法的七段数码显示管，要想在数码管上显示数字3，那么其显示码应为0100111。
选项：
A:错
B:对
答案: 【错】

14、判断题：
在数据动态扫描显示电路DTCNT9999的程序设计中，输出端口COM的作用是控制数码管是否有效；输出端口SEG的作用是控制数码管显示的数字。
选项：
A:错
B:对
答案: 【对】

15、判断题：
EDA仿真测试程序，核心功能部分，一般包括两个部分：① 根据测试的各种要求，通过各种赋值语句给被测试系统提供各种测试输入信号；② 通过元件例化语句建立被测试系统与测试平台内输入信号和输出信号的映射关系。
选项：
A:错
B:对
答案: 【对】

16、判断题：
测试平台的设计实体说明，由于没有有关的类属说明和端口说明，所以可以省略不写。
选项：
A:错
B:对
答案: 【错】

17、判断题：
由于先有新的操作系统，再有基于该操作系统开发的各种EDA专业软件，因此操作系统的选择应尽量选择低些的版本。
选项：
A:错
B:对
答案: 【对】

18、多选题：
授权方式一般有（ ）
选项：
A:浮动授权
B:评估授权
C:固定授权
答案: 【浮动授权;
评估授权;
固定授权】

19、判断题：
芯片的管脚锁定就是将设计实体的管脚与目标芯片特定的可输入输出管脚建立一一映射的过程。它包括两个方面：一是需设定未用的管脚；二是根据需要进行管脚的锁定。
选项：
A:错
B:对
答案: 【对】

20、判断题：
Quartus Ⅱ软件工程实现设置主要包括指定目标器件、编译过程设置、EDA工具选择、逻辑分析与逻辑综合设置、逻辑适配设置、仿真设置等。
选项：
A:错
B:对
答案: 【对】

21、判断题：
对含有多个模块多个层次的设计与测试，通常按照自底向上的方法进行设计与测试，也就是先进行低层次各模块的设计与测试，待低层次各模块的设计与测试完毕后再进行顶层模块的设计与测试。
选项：
A:对
B:错
答案: 【对】

22、判断题：
决定仿真运行时间的长短和时钟信号的最高频率的两个参数分别是仿真运行时长和波形文件最小时间单位。
选项：
A:错
B:对
答案: 【对】

23、判断题：
如果已经新建了波形文件，但是进行仿真操作时却提示找不到仿真文件，可能的原因是：（1）波形文件未存盘；（2）波形文件未存入指定工程目录下。
选项：
A:错
B:对
答案: 【对】

24、判断题：
锁定引脚后不必再编译一次，即可将引脚锁定信息应用到最终的下载文件中。
选项：
A:对
B:错
答案: 【错】

25、判断题：
原理图设计的主要操作有：添加元件、移动元件、添加连线、添加网络名、添加输入/输出端口。
选项：
A:错
B:对
答案: 【对】

26、判断题：
在Quartus Ⅱ的主菜单下，执行【Tools】→【Run Simulation Tool】命令，可以进入进行RTL仿真和门级仿真的操作界面。
选项：
A:错
B:对
答案: 【对】

27、判断题：
英文“Gate Level Simulation”表示是门级仿真。
选项：
A:错
B:对
答案: 【对】

28、判断题：
Nios Ⅱ处理器系列包括了快速的(Nios Ⅱ/f)、经济的(Nios Ⅱ/e)和标准的(Nios Ⅱ/s)三种内核，每种都针对不同的性能范围和成本。
选项：
A:错
B:对
答案: 【对】

29、单选题：
在进行管脚锁定时，要想建立变化的I/O资源与特定的芯片管脚编号的联系，包括的步骤有：①变化的I/O资源；②电路结构图；③插座号；④管脚对照表；⑤特定的芯片管脚号。管脚锁定实现步骤的先后顺序为（ ）
选项：
A:②①③⑤④
B:⑤④③②①
C:①②③④⑤
D:③④①②⑤
答案: 【①②③④⑤】